本人电子信息大四即将毕业，毕设题目是有关声源定位和波束合成方面的内容，需要使用FPGA实现。之前参加过电赛等有STM32等单片机开发经验，也一直想入门FPGA，想趁此机会购入一块进行学习和开发，求各位大佬推荐推荐。分两种情况推荐，一种是只是买个入门的来学习，毕设实现用导师提供的，好像还挺贵这样的话预算六百左右，如图;还有就是买一个还可以的，学习和毕设实现都用这个，预算最多一千五。图里是导师提供的

程序仿真的时候老是出错，不知道哪里错了，我这个版本是Quartus II 13.1的

主要任务系统需求分析与总体设计 分析音频信号处理的基本需求，如采样、滤波、音量调节等功能。设计基于FPGA的音频信号处理系统框架，包括音频采集、数字信号处理模块以及输出接口。音频处理算法实现 实现基本的音频信号处理算法，如音频滤波、信号增强、音量调节等。设计快速傅里叶变换（FFT）模块，进行音频频谱分析（可选）。硬件设计与实现 在FPGA上搭建音频信号采集、处理和输出的硬件电路逻辑。设计与音频输入（如麦克风、音频文

看的是野火的fpga教程，到最后一步上板烧录，选好usb并且点击start之后，视频里面几秒就完成了，但是我的不知道为什么一直卡着不动，也不能stop

有没有大佬写过edp协议啊？能不能帮帮孩子求求了

quartus联合modelsim仿真时，调用modelsim不出图形怎么解决呢

有没有大佬可以指导一下，做这个项目需要弄哪学起，都需要学习什么内容呢，孩子毕设一头雾水。 这是任务书： 1.学习抽取FIR滤波器的原理及几种实现结构，学习FPGA设计滤波器的方法；2.学习分布式算法原理，研究高阶抽取FIR滤波器设计方法；3.基于FPGA对抽取FIR滤波器进行设计，包括数据输入模块、低通抽取滤波模块以及数据处理模块；4.对设计系统进行实验，通过结果分析，验证设计滤波器性能；

请问有大佬知道为什么我写好的代码RTL ANALYSIS后的原理图和代码的设想是一样的，但是SYNTHESIS后的原理图就只有输入输出的口，中间基本上什么都没了例化的模块也没了

就是，我主要写的是ad9238的相关模数转换的代码，然后我用引脚绑定的方式生成的xdc文件，为什么会出现这样的严重警告呀？有没有大佬帮小弟解答一下

请问使用过k7系列开发板的各位，最好是黑金ax7325，看官方测试pcie x8速率能到3000mb/s左右，自己实测读写均1600出头，运行pcie例程后芯片大约会升到50～60℃（手摸上去略烫），这种情况正常吗？本人之前没接触过k7系列，目前只是让我测试功能

各位大佬们，为什么我做dds信号发生器的时候当频率超过一定数值，经过da产生的信号会出现各种失真呢？正弦波的rom是14x4096 相位累加器32位，频率控制字1288490189，输入时钟频率100mhz要产生30m到40mhz最后取高12位地址

求助贴 有没有大佬能给个通过FPGA处理摄像头采集的数据，实现对物体的颜色识别的源码啊！！！ （有这个公式但是完全没头绪啊😦）

有大佬实现过altera cyclone 4实现 pci 接口通信吗？使用pci compiler ip

有人知道为什么把coe文件导入vivado的ROM IP会有这个错误提示呀，coe文件的内容和答案是一致的，ROM IP的位宽深度都设置正确的，试过加大深度也没用。恳请各位大佬们的点拨

导师年前前给方向是ARM➕FPGA，刚开始我不是很清楚是啥意思，从知乎，GPT查了资料，知乎有篇文章说FPGA和ARM都是芯片，不过一个可以用c语言编程，一个不可以。ARM与FPGA是不是用c语言编程之后，ARM与FPGA实现交互，结合他们两个的优点去实现一些功能？真心发问，希望大佬可以指点一下，小弟先谢过了。

坐标某二本，这学期大四了，想着下半年面临找工作的压力，刚好刚开学前两周是实践课，请的是某FPGA公司的技术人员给我们上课，跟单片机电路那些一样，写代码和下板操作。闲暇之余，这个老师跟我们说现在缺FPGA技术人员，学好了起步1w-1.2w一个月。我们班6个人就跟着他来到机构学习了，到今天学了一个月，感觉我真的没天赋，最多就能勉强听懂他做过的，叫我自己做我真的完全没思路，写两句话就不知道写啥了。有一天我回顾我高考和大学才

nco ip核产生高频信号的毛刺该如何消除呢

VHDL程序写在一起了，想把各模块的程序分开写，求帮助，谢谢各位老哥了。

我们专业PCB抄板-PCB改板-Layout设计-反推原理图 电路分析功能模块替代，功能升级; 有需要可以留言回复或者私信+用户名qq&V

小登想入手一块FPGA，初学者推荐什么什么FPGA，性价比高一点的，预算500左右

有推荐的书或者课吗，大佬们是怎么入门的啊

如题，有人接单吗，可以私我发需求你评估一下

有没有佬会做，以前只做过什么数字跑表，交通灯之类的，现在这个完全不懂。或者有没有什么学习路线

只有在近端PMA回环时眼图开口很大，其他情况包括近端PCS都和图片里的一样，有人知道是为什么吗

《六点十七分的救赎》 凌晨三点十七分，我蹲在便利店冷鲜柜前数速食水饺。冰柜的嗡鸣声和头顶白炽灯的电流声在比赛谁更让人失眠。第十七个饺子边缘有个月牙形缺口，像极了她耳垂上的胎记。 我攥着饺子盒站起来时，值班店员小夏正用抹布擦拭关东煮机的玻璃罩。她总在我买第二罐啤酒时“不小心”掉出一颗赠品鹌鹑蛋，蛋壳上永远有句圆珠笔写的天气预报。 “明天有60%概率下雨。”她把找零推过来，钢镚在收银台滚出细小的回响，“你该买

用modelsim-alter仿真的时候遇到这种情况怎么处理啊

有没有啥FPGA学习的参考书跟视频，能从皮毛往深学的那种

之前是做FPGA的，干了两年天天加班受不了拉现在想换份轻松的工作目前的想法是去外企但是找了很多外企官网，做FPGA的特别少，而且对英语有一定要求，本人英语只有四级水平所以想问下大家，有什么建议吗，求求了可以接受转行，只要能965就行

双非硕，23年7月毕业，想转行报了一个fpga线上班，现在找了一个fpga开发的工作，但是是小公司，自己负责整个fpga相关开发，感觉自己实力不太够，有点心虚，所以该不该去，求大佬指点

数字电子技术基础（第六版）教材 闫石 电子版 https://mp.weixin.qq.com/s/6SxmWCuQtzhCvYaWwJEMrg

各位大佬，本科毕设老师让我实现利用ad9680芯片搭建jesd204链路实现高速adc，内容包括pcb板制作和程序编写，核心板用的zynq7000系列，请问这个难度多大？大概需要多久完成呀（本人fpga小白，刚看完正点原子的课）

FPGA开发与实战

鼠鼠今天接了个面试。他们大概内容是，郑州中科集成研究院，然后把我们拉去那培训个3，4个月的fpga。然后就说帮忙找工作吧（不知道是安排还是怎样），月薪不低于8k（会签合同），低于8k不找你要培训费，然后培训会从你入职后的两三个月的月薪扣。 我想问一下，这是不是纯纯坑人的培训机构啊？我一开始还以为是直接进一个小公司了呢

镜像解压完双击打开就显示损坏，这正常吗

芯片技术全景揭秘，本书全面系统地介绍了芯片相关知识，涵盖发展历史、样貌、设计、制造、封装测试、应用及战略意义等。参与留言，免费赠书。 网页链接

lz按照器件手册编写的多字节读时序，data1是正常的，data2全是ff，有大佬有经验吗？

有些东西想问，有偿

清华大学《DeepSeek从入门到精通》完整版（附104页附件下载） 网页链接

河南一本电子信息工程的大三，自己买板子学fpga学了一个多月感觉能学进去，基础知识也是专业课，自学两年自己多找项目本科出来能找到工作吗，没有读研的想法

使用vitis 2022.1 进行mb软核编程时出现了一个无法解释的问题 在结构体中使用位域，但是使用位域定义的变量无法读取

我有一块正点原子zynq7020的板子，出现了pl端烧录verilog后不运行程序的现象，只有初始赋值的结果，不往后允许，请问下这是板子烧掉了吗

在自定义ip核中添加ila，不添加ila能跑完比特流，添加ila后在综合分析的时候没有报错，但是到布局布线的时候报错，报错信息显示资源的问题，但是实际资源并没有溢出。 有没有遇到这种问题的大佬啊，困惑了好几天了 csdn上有相关话题，但是ila抓取的信号并不是inout型的，与我遇到的情况不符。

元宵佳节，共赴团圆之约 吧友们，元宵节快乐！ “袨服华妆着处逢，六街灯火闹儿童 。”当大街小巷张灯结彩，当五彩斑斓的花灯高高挂起，我们迎来了阖家团圆的元宵节。 在这个特别的日子里，不管你是在家与家人围坐，一起吃着热气腾腾的元宵，感受亲情的温暖；还是因工作、学习等原因身处异乡，也别忘了抬头看看那一轮明月，因为同一轮明月下，我们都在感受着节日的氛围。 贴吧就像一个大家庭，在这里，我们分享生活的喜怒哀乐，探讨

老师让我做一个随机码产生过程中基于FPGA的真随机熵含量计算，说是之前没入门做这个会比较困难，问一下fpga这东西难学吗？

那个标识符，sys_clk什么有什么作用呀，是取个名，但不影响功能那种吗？

亲爱的吧友们，蛇年已至，愿大家在这充满智慧与灵性的一年里，如蛇般灵动敏捷，抓住每一个机遇，迎接每一个挑战。愿你们的生活如蛇蜕皮，不断更新，焕发出新的光彩。在百度贴吧这个大家庭中，愿我们的友谊如蛇般蜿蜒绵长，无论风雨变换，始终紧紧相连。祝大家蛇年行大运，心想事成，贴吧里的每一天都充满欢笑和惊喜！新年快乐，吧友们！

目前我找到的移植方案有ARM的contexM1，sparrow和picorv32，其中小麻雀和ARM的都没找到官方提供的PGL50H的工程文件，只有picorv32能成功移植，但是cpu可能受时序影响总是不稳定。请问各位大佬有没有其他移植方案，或者有这方面详细的教程，本人新手😭

各位前辈，我现在想用Modelsim去仿真MIG ip核，因为后期想Microblaze也想去读取DDR的数据，所以加了个interconnect,现在的情况是，如果我逻辑端只做写操作的话MIG仿真的结果是正常的，AXI的握手信号，写地址数据，都是正常的，但是如果我同时做读和写操作，AXI的握手信号感觉不太正常，interconnect的M端的awready在拉高两次后就一直为低电平，并且bvalid也一直未拉高。图二是单独写操作，图三是同时做读写操作。 有没有哪位前辈碰到过类似问题，指点一下