-
-
1Pspice远古版本，图片是555计时器，74hc74，74hc00组成的流水灯，时钟信号没有问题，为什么两个D触发器输出的都是未知量x啊，而且波形也不会变化，是因为我没有初始化D触发器吗。谁能救救我
-
53各位大佬们，有遇到过Cadence看原理图时，放大的时候，因为无法以鼠标为中心放大，导致鼠标漂移到原理图界面外的？这种问题怎么解决啊？#orcad#
-
221大家集思广益 把自己遇到问题都罗列出来 学习学习 分享分享
-
6求助，版图lvs检测，一直弹出这个界面，叉掉又不能出结果，咋办啊
-
4辛酸
2024-04
请问导出pdf 这个报错怎么解决？ -
4想请问一下，cadence官网上好多产品，哪个才是cadence？学校似乎实验课上用过orcad就叫cadence。virtuoso不是一个工作室吗，哪个产品叫virtuoso。然后下载这些推荐官网正版下载还是推荐网上找资源 还有复现如图的电路需要配置什么资源 跪求解答
-
3寒川雪飘
3-3
用了5年AD打算转cadence，看了下吴川斌博客，一堆版本，不知道下载哪个。 -
2求助！！！！！！ 万能的吧友！！！！ 热心的吧友！！！！ 怎么把Allegro Design Entry HDL 后缀为.CPM的原理图转换为 ORCAD 后缀为.DSN的格式。
-
2cadence virtuoso6.1.7添加工艺库smic18mmrf后工艺库是灰的，且里面没有元器件，这是咋回事?
-
0嘉立创的封装导入allegro后会有板框，这个板框要不要删掉(图片那三个框分别是板框，“Route Keepin/all”,“Package keepin/all”,我就认识个板框，初学者不知道这三个框要不要删)🙏
-
21hy810
2018-07
win10，用吴川斌那个阿狸狗安装的16.6的cadence。之前用都还是好的，一段时间没用，昨天用的时候发现一点击约束管理器那里，软件就闪退了，已经卸载了重装好几遍了还是这样。哪位大神知道是什么原因么，希望能帮我解决一下，谢谢！！ -
0我跟着这个电路画仿真图像不对，是不是接口有问题，老师只给了电路，没给接口
-
110元求一个pex仿真规则文件，calibre.rcx或是那个.xrc文件。
-
0怎么修改背景颜色啊？
-
2我的原理图create netlist时弹出Netlisting the design对话框后就一直没有动静了，OrCAD也卡住了，请问各位大佬有人遇到过这个问题吗？真心求教
-
3Layout 时会弹出这个，然后layout 也没有办法使用该怎么解决啊！！
-
0原理图、电路板PCB代画、修改、换元件封装、布线优化、板框修改和设计
-
2大哥们网上在哪里找教程啊，verilog代码进行功能仿真时序仿真教程
-
6点了pspiceadlite菜单栏几个键，run之后就成灰的了，什么线都显示不出来，仿真电路图上的电流电压也显示不出来，按键都变灰了，求大佬指点
-
0unable to open netlist format：ornetlist.dll 如题，出现上述文字如何解决
-
0如题，如何解决，求大佬教我
-
0萌新，今天打开之前的layout操作的时候鼠标突然只能选中固定距离了，包括拉框也是，求救下怎么设置回去
-
0软件版本22.1 10号补丁，orcad CIS 如果正常打开CIS库放置器件没有问题，但是如果打开CIS库后保存了设计，再次放置库里的元器件会报如下错误，并且无法放置器件。 WARHIG(0RCIS-6159):Canot Place Database Part
-
4大家有没有遇到过17.4版本焊盘设计工具无法保存，报错提示有非法字符，完全按照命名规则设置的名字？无论如何都报错，这种情况怎么解决？#cadence17.4#Padstack Editor17.4
-
0有大佬知道怎么解决嘛，我ic617写的Verilog生成不了symbol
-
3如题 VM虚拟机Ubuntu22.04 使用教程为如下连接: 网页链接 自己再处理了一些鸡毛问题后，运行run_virtuoso,报错如下，想问下如何解决，谢谢各位好心人
-
1我在官方库里找的数码管的pin name 有几个重复了，都是CA，drc一直在报错，这个报错应该如何解决小白站住
10-9
-
2安装17.4版本 allegro可以正常打开，orcad cadence打开就报这个错误，yes no都会闪退
-
6#1 ERROR(1) Syntax error : unexpected character Expected = character at line 1 File name : 'D:/1/allegro/pstxprt.dat' 内容这样 我看生成网表第一行没有其他字符，是什么原因。 求大佬救救
-
0学校的版本跑DRC一直跳这个错误，怎么改报错那一行的地址都不好使
-
52共 5 张
-
0我问ai，ai说在analoglib库中，可是我翻了好几个an开头的库都没有，又在csdn上找到数码管叫DPY_7-SEG_DP,那几个an开头的库也没有，😭
-
18（求助）orcad原理图有两张，但是打印输出PDF只能一张一张导出，能不能让那两页一次性导出？求教
-
0一直显示不能被锁，我看网上说关exclusive lock，但依然这么显示的，也chmod 777了cds.lib，请问为什么会这样
-
2各位，有个问题想请教下。我运行pspice后新建new simulation file时直接弹出error（orcommn）：cannot initialize profile
-
6已经仿真完成得出了蒙特卡洛仿真的结果如下图，需要导出CSV格式的文件进入origin进行绘制，请问需要如何操作？
-
17求大神指点 Cadence Virtuoso 电路元器件旁边的参数怎么隐藏
-
0下载完只有lite型，为什么没有cis呢？
-
0请问大佬们，进行等长操作时，约束管理器突然全屏显示，没有最上面名称条，怎么解决啊
-
5Minimum METAL1 enclosure of MVIA1 at end-of-line or outer corner is 0.08um
雾月星辰
耗...
